日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月12日

出 願 番 号

Application Number:

特願2002-204130

[ST.10/C]:

[JP2002-204130]

出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2003年 6月19日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-204130

【書類名】

特許願

【整理番号】

73410007

【提出日】

平成14年 7月12日

【あて先】

特許庁長官 殿

【国際特許分類】

G02F

【発明の名称】

電源回路

【請求項の数】

14

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

宮▲崎▼ 喜芳

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100079164

【弁理士】

【氏名又は名称】 高橋 勇

【電話番号】

03-3862-6520

【手数料の表示】

【予納台帳番号】 013505

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9003064

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電源回路

【特許請求の範囲】

【請求項1】 二つともボルテージフォロワとして動作する放電型低速アンプ及び充電型高速アンプを備え、これらの放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加された、

電源回路。

【請求項2】 二つともボルテージフォロワとして動作する充電型低速アンプ及び放電型高速アンプを備え、これらの充電型低速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加された、

電源回路。

【請求項3】 三つともボルテージフォロワとして動作する放電型低速アンプ、充電型高速アンプ及び放電型高速アンプを備え、これらの放電型低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加され、前記放電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記放電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加された、

電源回路。

【請求項4】 三つともボルテージフォロワとして動作する充電型低速アンプ、放電型高速アンプ及び充電型高速アンプを備え、これらの充電型低速アンプ

、放電型高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加され、前記充電型低速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記充電型低速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加された、

電源回路。

【請求項5】 前記放電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、充電型高速アンプは発振防止用のコンデンサを有しないために動作が高速である、

請求項1記載の電源回路。

• ,

【請求項6】 前記充電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記放電型高速アンプは発振防止用のコンデンサを有しないために動作が高速である、

請求項2記載の電源回路。

【請求項7】 前記放電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記充電型高速アンプ及び前記放電型高速アンプはそれぞれ発振防止用のコンデンサを有しないために動作が高速である、

請求項3記載の電源回路。

【請求項8】 前記充電型低速アンプは発振防止用のコンデンサを有するために動作が低速であり、前記放電型高速アンプ及び前記充電型高速アンプはそれぞれ発振防止用のコンデンサを有しないために動作が高速である、

請求項4記載の電源回路。

【請求項9】 前記出力端子同士の接続点と前記放電型低速アンプとの間に 貫通電流抑制用の抵抗器が接続された、

請求項1、3、5又は7記載の電源回路。

【請求項10】 前記出力端子同士の接続点と前記充電型低速アンプとの間に貫通電流抑制用の抵抗器が接続された、

請求項2、4、6又は8記載の電源回路。

【請求項11】 二つともボルテージフォロワとして動作する放電型低速兼高速アンプ及び充電型高速アンプを備え、これらの放電型低速兼高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記放電型低速兼高速アンプの入力端子と前記充電型高速アンプの入力端子との間には、前記放電型低速兼高速アンプの入力端子よりも前記充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加され、前記放電型低速兼高速アンプには、放電型低速アンプとしての動作と放電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられた、

電源回路。

【請求項12】 二つともボルテージフォロワとして動作する充電型低速兼高速アンプ及び放電型高速アンプを備え、これらの充電型低速兼高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、前記充電型低速兼高速アンプの入力端子と前記放電型高速アンプの入力端子との間には、前記充電型低速兼高速アンプの入力端子よりも前記放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加され、前記充電型低速兼高速アンプには、充電型低速アンプとしての動作と充電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられた、

電源回路。

【請求項13】 前記放電型低速アンプ、前記充電型高速アンプ及び前記放電型高速アンプと前記出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられた、

請求項3記載の電源回路。

【請求項14】 前記充電型低速アンプ、前記充電型高速アンプ及び前記放電型高速アンプと前記出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられた、

請求項4記載の電源回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

• ,

本発明は、例えば液晶パネルなどの容量性負荷を駆動するために用いられる電源回路に関する。

[0002]

【従来の技術】

図15は、液晶表示装置の概略を示すブロック図である。図16は、図15の液晶パネルに対する印加電圧を示す図表である。以下、これらの図面に基づき説明する。

[0003]

液晶表示装置78においては、液晶パネル80を駆動するために、複数の電圧 レベルを出力できる液晶駆動用電源回路82が必要である。液晶駆動用電源回路82から出力された複数の電圧レベルは、出力ドライバ841,842で選択されてコモン電極861(COM)及びセグメント電極862(SEG)に出力される。これにより、液晶パネル80に駆動電圧が印加される。この駆動電圧は例えば一フレーム毎に極性を反転させる(FRAM+,FRAM-)。

[0004]

液晶駆動用電源回路82は、最高電圧VLCDをストリング抵抗R1~R5にて分圧し、液晶駆動に最適な複数の電圧レベルを生成する。そして、容量性負荷である液晶パネル80を駆動するため、ボルテージフォロワ・アンプA1~A4にてインピーダンス変換をしている。このボルテージフォロワ・アンプA1~A4は、片側(充電又は放電)の駆動能力が強く、もう片側がバイアス電流で制限された構成である。このようなアンプには、液晶駆動用として低消費電力であることも絶対条件であるため、出力段における貫通電流が流れにくいタイプのシングルエンド型アンプが使われている。

[0005]

ただし、一つの出力レベルに対して一方向(充電又は放電)のみの駆動能力しか無いため、外部からのノイズによる電圧変動、アンプ駆動による過充電又は過放電、フレーム切替時における逆方向の電流の流れ込み又は流れ出しなどに対して、逆方向へ変動した分は制限されたバイアス電流でしかレベルを戻せない。そ

のため、元のレベルへ戻るまでに時間を要するので、駆動レベル(VLC1~VLC4)の平均電圧がシフトして表示に影響が出る。そこで、図15に見られるような外付けパス用コンデンサ(いわゆるパスコン)C0を付けることにより逆方向の電圧変動を防いでいる。しかし、近年、液晶表示装置78の小型化及び低価格化に伴い、外付けパスコンC0が不要で、かつ、従来同等の貫通電流の少ないアンプへの要求、すなわち低消費電力で双方向駆動能力(プッシュプル化)アンプの要求が強くなっている。

[0006]

これらの要求に対して、能力の異なる二個のシングルエンド型アンプを用いて プッシュプル化を実現した例が特開平10-232383号公報に開示されてい る。図17は、同公報に開示された液晶駆動用電源回路を示すブロック図である 。図18は、図17の液晶駆動用電源回路に含まれる充電型アンプと放電型アン プとの内部構成を示す回路図である。以下、これらの図面に基づき説明する。

[0007]

図17に示すように、液晶駆動用電源回路100は、電源電圧VDDの供給を受けて、n倍の高電位の電源電圧VLCDを生成して出力するDCDCコンバータ102と、所定の基準電圧VREFを入力して増幅して出力するアンプ(増幅器)103と、アンプ103の出力端と接地点との間に直列接続されてブリーダ抵抗回路101を形成する抵抗110~118と、それぞれ非反転入力端子にブリーダ抵抗回路101の各分圧電圧出力が入力され、反転入力端子に各出力電圧が入力される充電型アンプ104及び放電型アンプ105とを備えている。

[0008]

また、図18に示す充電型アンプ104及び放電型アンプ105は、図17に示す液晶駆動用電源回路100において出力電圧V02を出力する電源回路100 Aを抜き出したものである。一対の充電型アンプ104及び放電型アンプ105 は、プッシュプル接続による組み合わせ回路を構成している。充電型アンプ104は、PMOSトランジスタ119,120,124と、NMOSトランジスタ121,122と、定電流源123,126と、コンデンサ125とを備えている。放電型アンプ105は、PMOSトランジスタ128,129と、NMOS

トランジスタ130, 131, 133と、定電流源127, 133と、コンデンサ132とを備えている。

[0009]

まず、図17を参照して、液晶駆動用電源回路100の総合動作について説明する。DCDCコンバータ102より出力される高電位電圧VLCDは、アンプ103、各充電型アンプ104及び放電型アンプ105に供給される。アンプ103からは、基準電圧VREFが増幅されて電圧V1が出力され、液晶駆動レベルの最高出力に対応する充電型アンプ104の非反転入力端子に入力されて、当該充電型アンプ104からは、液晶駆動レベルの最大レベルに対応する出力電圧V01が出力されるとともに、ブリーダ抵抗回路101にも供給される。ブリーダ抵抗回路101においては、抵抗110~118により電圧V1が抵抗分割されて、それぞれ対応する充電型アンプ104及び放電型アンプ105の非反転入力端子に入力される。これにより、各分割電圧を入力とする一対の充電型アンプ104と放電型アンプ105とのプッシュプル接続による組み合わせ回路からは、それぞれ各液晶駆動レベルに対応する出力電圧V02、V03、V04、V05が出力される。すなわち、液晶駆動用電源回路100においては、5レベルの液晶駆動レベルに対応する出力電圧V01~V05が生成されて出力される。

[0010]

次に、図18を参照して、プッシュプル接続される充電型アンプ104及び放電型アンプ105の動作について説明する。上述のように、ブリーダ抵抗回路101による分割電圧により、放電型アンプ105に含まれるPMOSトランジスタ129のゲートには、分圧電圧V2が印加されており、また充電型アンプ104に含まれるNMOSトランジスタ122のゲートには、分圧電圧V3が印加されている。言うまでもなくV2>V3であり、プッシュプル接続される充電型アンプ104及び放電型アンプ105に対しては、常に、放電型アンプ105に印加される分圧電圧の方が高レベルとなるように設定される。充電時においては、充電型アンプ104内のPMOSトランジスタ124は十分な充電能力を有しており、アンプ103より出力される電圧V1の立ち上がり入力に対応して、分圧電圧V3を非反転入力端子に受けてNMOSトランジスタ122が稼働し、PMO

Sトランジスタ124は正常に機能して、充電型アンプとして正常に動作する。

[0011]

しかしながら、PMOSトランジスタ124は、定電流源126の電流値に制約されて放電時に対する十分な放電能力がなく、動作機能として放電に対応できない状態となる。このために、放電時においては、充電型アンプ104の代わりに、放電型アンプ105が動作する状態となる。すなわち、放電時においては、分圧電圧V2を放電型アンプ5の非反転入力端子に受けて、当該放電型アンプ105に含まれるPMOSトランジスタ129が稼働し、NMOSトランジスタ134が十分な放電能力を有する状態となって、放電型アンプ105により正常に放電動作が行われる。しかしながら、この放電型アンプ105においても、充電型アンプ104と同様に、定電流源133の電流値に制約されて、充電時における動作機能に対応することが不可能である。

[0012]

図18に示す充電型アンプ104及び放電アンプ105のプッシュプル接続による出力段においては、当該電圧出力レベルは、常時、充電型アンプ104の出力電圧レベルよりも高いレベルにあることが動作上の必要条件となっている。この必要条件が保持されず、充電型アンプ104の出力レベルが放電アンプ105の出力レベルよりも高い場合には、PMOSトランジスタ124及びNMOSトランジスタ134を通して、高電位電圧VLCDと接地点との間が短絡状態となる。この短絡状態に対処するためには、放電型アンプ105に対する入力電圧としては、充電型アンプ104の入力電圧よりも高い電圧レベルを入力し、当該放電アンプ105のオフセット電圧にばらつきが存在するような状態においても、放電型アンプ105の出力レベルとしては、常に充電型アンプ104の出力レベルよりも高い状態を保持できるようにすることが必要不可欠となる。

[0013]

【発明が解決しようとする課題】

しかしながら、充電型アンプ104及び放電アンプ105は、それぞれ発振を防止するためのコンデンサ125,132が設けられているので、負荷変動に対する応答が遅いという問題があった。負荷変動に対する応答性が悪いと、液晶パ

ネルのフリッカ等の原因となる。

[0014]

【発明の目的】

そこで、本発明の主な目的は、負荷変動に対する応答性を改善した電源回路を を提供することにある。換言すると、本発明の目的は、シングルエンド型アンプ で異なる特性のアンプを2~3個使うことにより、又は異なる2~3種類の特性 をアンプに持たせる制御をすることにより、貫通電流が少なく、波形歪みの少な く、貫通電流が発生しにくい汎用的な駆動アンプ回路を実現するものである。

[0015]

【課題を解決するための手段】

請求項1記載の電源回路は、二つともボルテージフォロワとして動作する放電型低速アンプ及び充電型高速アンプを備え、これらの放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。

[0016]

負荷変動によって出力電圧が一定以上高くなると、放電型低速アンプが動作して出力電圧を下げる。このとき、充電型高速アンプは充電型ゆえに動作しない。一方、負荷変動によって出力電圧が一定以上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき、放電型低速アンプは放電型ゆえに動作しない。また、放電型低速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。一般に低速アンプが発振しにくいのに対して、高速アンプは発振しやすい。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、電源回路としては発振しにくいものとなる。なぜなら、高速アンプが発振すれば低速アンプも並列接続されているので発振しなければならず、そのような現象は起こり難いからである。したがって、発振を抑えつつ高速応答化が図れる。

[0017]

• , • , • ,

請求項2記載の電源回路は、二つともボルテージフォロワとして動作する充電型低速アンプ及び放電型高速アンプを備え、これらの充電型低速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。請求項2記載の電源回路は、請求項1記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項1記載の電源回路と同等の作用を奏する。

[0018]

請求項3記載の電源回路は、三つともボルテージフォロワとして動作する放電型低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端 低速アンプ、充電型高速アンプ及び放電型高速アンプの入力端子同士及び出力端 子同士がそれぞれ接続されたものである。そして、放電型低速アンプの入力端子 と充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも 充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されてい る。放電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、放 電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位にな るオフセット電圧が印加されている。

[0019]

負荷変動によって出力電圧が一定以上高くなると、放電型高速アンプが動作して出力電圧を高速で下げる。このとき、放電型低速アンプは低速ゆえに、充電型高速アンプは充電型ゆえに、それぞれ動作しない。一方、負荷変動によって出力電圧が一定以上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき、放電型高速アンプ及び放電型低速アンプは放電型ゆえに動作しない。放電型低速アンプは、一定範囲内の出力電圧の変動に対して動作する。また、放電型低速アンプ及び放電型高速アンプと充電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。放電型低速アンプと放電型高速アンプとにも、入力電圧にオフ

セット電圧分だけの差があるので、同時に動作することによる消費電力の増加を 抑えられる。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに 並列接続されているので、電源回路としては発振しにくいものとなる。したがっ て、発振を抑えつつ更に高速応答化が図れる。

[0020]

請求項4記載の電源回路は、三つともボルテージフォロワとして動作する充電型低速アンプ、放電型高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。充電型低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されている。そして、充電型低速アンプの入力端子と充電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも充電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。請求項4記載の電源回路は、請求項3記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項3記載の電源回路と同等の作用を奏する。

[0021]

請求項5乃至8記載の電源回路は、請求項1乃至4記載の電源回路において、 低速アンプは発振防止用のコンデンサを有するために動作が低速であり、高速ア ンプは発振防止用のコンデンサを有しないために動作が高速である、としたもの である。つまり、低速アンプは、コンデンサに対する充放電に時間を要するので 、高速アンプに比べて低速になる。

[0022]

請求項9又は10記載の電源回路は、請求項1乃至8記載の電源回路において、出力端子同士の接続点と低速アンプとの間に貫通電流抑制用の抵抗器が接続された、としたものである。オフセット電圧の変動やアンプ特性の変動に起因して 貫通電流が発生しそうになっても、これを抵抗器が制限する。

[0023]

請求項11記載の電源回路は、二つともボルテージフォロワとして動作する放

電型低速兼高速アンプ及び充電型高速アンプを備え、これらの放電型低速兼高速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速兼高速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速兼高速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されている。これに加え、放電型低速兼高速アンプには、放電型低速アンプとしての動作と放電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられている。例えば、切替手段は、トランジスタなどの電子的スイッチからなる。

[0024]

• ,

負荷変動によって出力電圧が一定以上高くなると、放電型低速兼高速アンプが 放電型高速アンプとして動作して出力電圧を高速で下げる。このとき、充電型高 速アンプは充電型ゆえに動作しない。一方、負荷変動によって出力電圧が一定以 上低くなると、充電型高速アンプが動作して出力電圧を高速で上げる。このとき 、放電型低速兼高速アンプは放電型ゆえに動作しない。放電型低速兼高速アンプ は、一定範囲内の出力電圧の変動に対して放電型低速アンプとして動作する。ま た、放電型低速兼高速アンプと充電型高速アンプとは、入力電圧にオフセット電 圧分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられ る。本発明では、発振しやすい高速アンプが発振しにくい低速アンプに並列接続 されているので、電源回路としては発振しにくいものとなる。したがって、発振 を抑えつつ更に高速応答化が図れる。しかも、放電型低速兼高速アンプは、一つ でありながら放電型低速アンプにも放電型高速アンプにも動作するので、小型化 にも寄与できる。

[0025]

請求項12記載の電源回路は、二つともボルテージフォロワとして動作する充電型低速兼高速アンプ及び放電型高速アンプを備え、これらの充電型低速兼高速アンプ及び放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、充電型低速兼高速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速兼高速アンプの入力端子よりも放電型高速

アンプの入力端子の方が高電位になるオフセット電圧が印加されている。これに加え、充電型低速兼高速アンプには、充電型低速アンプとしての動作と充電型高速アンプとしての動作とのどちらか一方に外部信号に応じて切り替える切替手段が設けられている。請求項12記載の電源回路は、請求項11記載の電源回路と比べて電圧の極性が反対になるだけであるので、請求項11記載の電源回路と同等の作用を奏する。

[0026]

• , • , • .

請求項13記載の電源回路は、請求項3記載の電源回路において、放電型低速 アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間 に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたもので ある。各アンプが積極的に動作していないときに流れるバイアス電流等を遮断で きるので、消費電力を低減できる。例えば、スイッチ手段は、トランジスタなど の電子的スイッチからなる。

[0027]

請求項14記載の電源回路は、請求項4記載の電源回路において、充電型低速 アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間 に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたもので ある。請求項14記載の電源回路は、請求項13記載の電源回路と比べて電圧の 極性が反対になるだけであるので、請求項13記載の電源回路と同等の作用を奏 する。

[0028]

【発明の実施の形態】

図1 [1] は本発明に係る電源回路の第一実施形態を示す回路図であり、図1 [2] は本発明に係る電源回路の第二実施形態を示す回路図である。以下、これらの図面に基づき説明する。

[0029]

第一実施形態の電源回路10は、二つともボルテージフォロワとして動作する 放電型低速アンプ12N及び充電型高速アンプ14pを備え、放電型低速アンプ 12N及び充電型高速アンプ14pの入力端子同士及び出力端子同士がそれぞれ 接続されたものである。そして、放電型低速アンプ12Nの入力端子と充電型高速アンプ14pの入力端子との間には、放電型低速アンプ12Nの入力端子よりも充電型高速アンプ14pの入力端子の方が低電位になるオフセット電圧Voff-(>0)が印加されている。また、出力端子同士の接続点と放電型低速アンプ12Nとの間に、貫通電流抑制用の抵抗器16が接続されている。オフセット電圧Voff-は、例えばブリーダ抵抗回路(図17参照)によって供給される

[0030]

負荷変動によって出力電圧VOUTが一定以上高くなると、放電型低速アンプ12Nが動作して出力電圧VOUTを下げる。このとき、充電型高速アンプ14pは充電型ゆえに動作しない。一方、負荷変動によって出力電圧VOUTが一定以上低くなると、充電型高速アンプ14pが動作して出力電圧を高速で上げる。このとき、放電型低速アンプ12Nは放電型ゆえに動作しない。また、放電型低速アンプ12Nと充電型高速アンプ14pとは、入力電圧VINにオフセット電圧分Voffーだけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。一般に低速アンプが発振しにくいのに対して、高速アンプは発振しやすい。本実施形態では、発振しやすい充電型高速アンプ14pが発振しにくい放電型低速アンプ12Nに並列接続されているので、電源回路10としては発振しにくいものとなる。なぜなら、充電型高速アンプ14pが発振すれば放電型低速アンプ12Nに並列接続されているので発振しなければならず、そのような現象は起こり難いからである。したがって、発振を抑えつつ高速応答化が図れる

[0031]

第二実施形態の電源回路20は、二つともボルテージフォロワとして動作する 充電型低速アンプ12P及び放電型高速アンプ14nを備え、充電型低速アンプ 12P及び放電型高速アンプ14nの入力端子同士及び出力端子同士がそれぞれ 接続されたものである。そして、充電型低速アンプ12Pの入力端子と放電型高 速アンプ14nの入力端子との間には、充電型低速アンプ12Pの入力端子より も放電型高速アンプ14nの入力端子の方が高電位になるオフセット電圧Vof f+(>0)が印加されている。また、出力端子同士の接続点と充電型低速アンプ12Pとの間に、貫通電流抑制用の抵抗器16が接続されている。オフセット電圧Voff+は、例えばブリーダ抵抗回路(図17参照)によって供給される。電源回路20は、電源回路10と比べて電圧の極性が反対になるだけであるので、電源回路10と同等の作用を奏する。

[0032]

図2は図1における低速アンプの内部構成を示す回路図であり、図2 [1] は 放電型低速アンプ、図2 [2] は充電型低速アンプである。図3は図1における 高速アンプの内部構成を示す回路図であり、図3 [1] は放電型高速アンプ、図 3 [2] は充電型高速アンプである。以下、この図面に基づき説明する。

[0033]

放電型低速アンプ12N及び充電型低速アンプ12Pは、図示のとおり、図18に示す放電型アンプ105N及び充電型アンプ104とほぼ同じ構成である。放電型低速アンプ12N及び充電型低速アンプ12Pでは、発振防止用の位相補償コンデンサCcが出力側に設けられているので、動作が低速になっている。放電型高速アンプ14n及び充電型高速アンプ14pでは、位相補償コンデンサCcがない点を除き、放電型低速アンプ12N及び充電型低速アンプ12Pと同じ構成であるので、高速動作が可能になっている。

[0034]

次に、図1乃至図3に基づき、更に詳しく説明する。

[0035]

液晶パネルなどの容量性負荷を駆動するアンプは、定期的に容量性負荷(パネル負荷)が接続されても液晶駆動に最適なレベルを維持しなければならない。また、同時に用途的に低消費電力でなければならない。そこで、本発明では、低消費電力で片側方向(充電又は放電)の駆動能力をもつシングルエンド出力型アンプで特性の異なる二個を使い、液晶駆動に最適な低消費電力でかつ貫通電流を抑えたレベル出力用プッシュプルアンプを実現する。

[0036]

通常表示駆動時において液晶パネルに対する放電又は充電のうち主に使用する

方に応じて、図1 [1] の電源回路10又は図1 [2] の電源回路20のいずれか一方が決定される。すなわち、通常表示駆動時において充電が主であれば電源回路20、放電が主であれば電源回路10が使用される。ここでは、電源回路20に関して説明する。なお、電源回路10については、電源回路20と駆動方向が逆になるだけであるので、その説明を省略する。

[0037]

電源回路 2 0 では、定常状態で出力レベルの状態を決定するメインアンプが充電型低速アンプ1 2 Pとなる。充電型低速アンプ1 2 Pは、図2 [2] に示すように、内蔵する差動アンプの出力が出力段のPch(Pチャネル)トランジスタMPを駆動するため、負荷に充電する駆動能力を持つ。一方、放電側では、バイアス電流 I Ps 1 によって制限されているため、負荷駆動能力がほとんど無い。このように、充電型低速アンプ1 2 Pは充電方向の能力をもつシングルエンド型アンプである。

[0038]

充電型低速アンプ12Pは、ボルテージフォロワとして動作するので、定常状態では、充電方向の出力インピーダンスを低く抑えた形で、入力電圧VINをバッファリングしている。その入力電圧VINは、正のオフセット電圧Voff+が加えられた状態で放電型高速アンプ14nにも入力される。放電型高速アンプ14nは、充電型低速アンプ12Pよりも高速動作可能なシングルエンド型のボルテージフォロワとして動作し、出力側が充電型低速アンプ12Pと短絡している。この放電型高速アンプ14nは、放電型低速アンプ12Nにおける位相補償コンデンサCcを無くしたものであり、放電型低速アンプ12Nよりも1桁以上小さな時定数をもつことにより高速動作するものである。また、放電型高速アンプ14nは、通常時はオフセット電圧Voff+の影響でほとんどOFF状態であるが、出力電圧VOUTの変動分がオフセット電圧Voff+以上になった場合には、ただちに動作して出力電圧VOUTの変動分をオフセット電圧Voff+以内に抑える働きをする。

[0039]

本来、位相補償コンデンサСсの削除などにより高速動作を実現させた放電型

高速アンプ14nは、単独では発振してしまう。しかし、オフセット電圧Voff+の影響と入力電圧VINをバッファリングしている充電型低速アンプ12Pの影響とにより、通常動作時(入力電圧=出力電圧)においては、放電型高速アンプ14nは、出力をOFFする動作をする。そのため、電源回路20は、質通電流が発生したり、発振したりすることはない。また、出力電圧VOUTの変動分は、ノイズや外部負荷を通してオフセット電圧Voff+を越えた場合、放電型高速アンプ14nにより短時間にオフセット電圧Voff+近傍まで低減される。そのため、通常駆動時に動作する充電型低速アンプ12Pは、オフセット電圧以下の出力電圧の変動に対応できる能力だけで済む。したがって、充電型低速アンプ12Pのトランジスタのサイズなどのディメンジョンの最小化も可能となる。また、無駄なオーバシュート駆動又はアンダシュート駆動も更に減るので、負荷駆動時における消費電流の低減を実現することが可能になる。

[0040]

図4 [1] は、電源回路10を用いた液晶表示装置の等価回路図である。図4 [2] は、放電型低速アンプ12Nの内部構成を示す回路図である。図5 [1] ~図5 [5] はそれぞれ電源回路10の出力電圧を示す波形図である。以下、これらの図面に基づき、電源回路10の動作を説明する。なお、電源回路20は、電源回路10と比べて電圧の極性が反対になるだけであるので、その説明を省略する。

[0041]

電源回路10では、入力電圧VINをそのまま放電型低速アンプ12Nが入力し、入力電圧VINに負のオフセット電圧Voff-が与えられた電圧を充電型高速アンプ14pが入力している。放電型低速アンプ12N及び充電型高速アンプ14pの出力側は互いの出力端子を短絡した構成になっている。この場合、放電型低速アンプ12Nの代わりに放電型高速アンプ14nを使うことはできない。なぜなら、放電型高速アンプ14nは、位相補償コンデンサCcなどを削除して高速動作させているため、充電型高速アンプ14pと組み合わせると発振してしまうからである。

[0042]

図4 [1] における電圧 V L, V H は、パネル駆動電圧 V V Hである。ここで、スイッチ S W 1 の接点が電源回路 1 0 側に接続されて、スイッチ S W 2 の接点が V L \rightarrow V H \rightarrow V L と動いた場合を考える。これは、電源回路 1 0 の出力電圧 V O U T がコモン電極の V V ルとして使われ、電圧 V L, V H がセグメント電極の V V ルとして使われた場合に相当する(図 1 5 参照)。この場合、図 5 [1] で示す波形がパネル負荷 C L (コンデンサ)の一端から出力される。

[0043]

この時、電源回路10の出力電圧VOUTの波形は、図5 [2], [3]のようになる。立上がりに比べて立下りの方が遅いのは、通常動作時の出力レベルを決定する放電型低速アンプ12Nの動作が遅いからである。この立下り時間は放電型低速アンプ12Nの応答速度に比例するが、これが大きくなると液晶パネルの表示に影響を与える。

[0044]

図4 [2] において、放電型低速アンプ12Nにおける出力段のトランジスタ MNのディメンジョンを例えば二倍にすれば、トランジスタMNの駆動電圧が半分で済むので、立下り時間が見かけ上改善する。しかし、放電型低速アンプ12 N自体の入力電圧に対する応答時間が変わっていないので、図5 [4] に見られるようにアンダシュートが発生し、その波形歪みによって表示に影響を与える可能性がある。

[0045]

この場合、逆方向の駆動能力のある充電型高速アンプ14pのオフセット電圧 Voffーを低減すれば、波形は改善する。しかし、図5 [5] に見られるように、今度は放電型低速アンプ12Nと充電型高速アンプ14pとの間で貫通電流が発生してしまうため、オフセット電圧Voffーの設定や駆動能力の設定を液晶パネル毎に行う必要が出てくる。

[0046]

図6 [1], [2]は、電源回路10のDC特性を示すグラフである。以下、図1及び図6に基づき説明する。

[0047]

放電型低速アンプ12N及び充電型高速アンプ14pの動作状態を時間的動作 (AC的)として記載した図6[1]で考えると、前述の不具合が発生する理由がわかりやすい。電源回路10では、図示するように二個のアンプの動作状態しかないため、出力切替時には充電型高速アンプ14pの動作特性しか持ち得ない。また、切替時からレベルが安定するまでの移行期において、放電型低速アンプ12N及び充電型高速アンプ14pの状態は、先に説明した各アンプの応答速度、負荷、オフセット電圧等などに依存するので、特に決まっていない。このような電源回路10,20の問題を解決する手段が、次に示す第三及び第四実施形態である。

[0048]

図7 [1] は本発明に係る電源回路の第三実施形態を示す回路図であり、図7 [2] は本発明に係る電源回路の第四実施形態を示す回路図である。以下、これらの図面に基づき説明する。ただし、図1乃至図3と同じ部分は同じ符号を付すことにより説明を省略する。

[0049]

第三実施形態の電源回路30は、三つともボルテージフォロワとして動作する放電型低速アンプ12N、充電型高速アンプ14p及び放電型高速アンプ14nを備え、放電型低速アンプ12N、充電型高速アンプ14p及び放電型高速アンプ14nの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプ12Nの入力端子と充電型高速アンプ14pの入力端子との間には、放電型低速アンプ12Nの入力端子よりも充電型高速アンプ14pの入力端子の方が低電位になるオフセット電圧Voffーが印加されている。放電型低速アンプ12Nの入力端子と放電型高速アンプ14nの入力端子の方が高電位になるオフセット電圧Voff+が印加されている。また、出力端子同士の接続点と放電型低速アンプ12Nとの間に、質通電流抑制用の抵抗器16が接続されている。オフセット電圧Voffー、Voff+は、例えばブリーダ抵抗回路(図17参照)によって供給される。

[0050]

負荷変動によって出力電圧VOUTが一定以上高くなると、放電型高速アンプ 14nが動作して出力電圧VOUTを高速で下げる。このとき、放電型低速アン プ12Nは低速ゆえに、充電型高速アンプ14pは充電型ゆえに、それぞれ動作 しない。一方、負荷変動によって出力電圧VOUTが一定以上低くなると、充電 型高速アンプ14pが動作して出力電圧VOUTを高速で上げる。このとき、放 電型高速アンプ14n及び放電型低速アンプ12Nは放電型ゆえに動作しない。 放電型低速アンプ12Nは、一定範囲内の出力電圧VOUTの変動に対して動作 する。また、放電型低速アンプ12N及び放電型高速アンプ14nと充電型高速 アンプ14pとは、入力電圧VINにオフセット電圧Voffー分だけの差があ るので、同時に動作することによる貫通電流の発生が抑えられる。放電型低速ア ンプ12Nと放電型高速アンプ14nとも、入力電圧VINにオフセット電圧V off+分だけの差があるので、同時に動作することによる消費電力の増加を抑 えられる。本発明では、発振しやすい充電型高速アンプ14 p 及び放電型高速ア ンプ14nが発振しにくい放電型低速アンプ12Nに並列接続されているので、 電源回路30としては発振しにくいものとなる。したがって、発振を抑えつつ更 に髙速応答化が図れる。

[0051]

第四実施形態の電源回路40は、三つともボルテージフォロワとして動作する充電型低速アンプ12P、放電型高速アンプ14n及び充電型高速アンプ14pを備え、充電型低速アンプ12P、放電型高速アンプ14n及び充電型高速アンプ14pの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、充電型低速アンプ12Pの入力端子と放電型高速アンプ14nの入力端子との間には、充電型低速アンプ12Pの入力端子よりも放電型高速アンプ14nの入力端子の方が高電位になるオフセット電圧Voff+が印加されている。充電型低速アンプ12Pの入力端子よりも充電型高速アンプ14pの入力端子の方が低電位になるオフセット電圧Voff-が印加されている。また、出力端子同士の接続点と充電型低速アンプ12Pとの間に、質通電流抑制用の抵抗器

16が接続されている。オフセット電圧Voffー, Voff+は、例えばブリーダ抵抗回路(図17参照)によって供給される。電源回路40は、電源回路30と比べて電圧の極性が逆になるだけであるので、電源回路30と同等の作用を奏する。

[0052]

第三及び第四実施形態では、一つのレベル出力用のアンプを三種類のシングルエンド型アンプで構成している。入力電圧をそのままバッファリングするアンプとして、低速かつ低消費電力型のシングルエンド型アンプを使う。このとき、通常表示時に駆動する能力に応じて、すなわち放電を主とするか充電を主とするかに応じて、放電型低速アンプ12N又は充電型低速アンプ12Pのどちらか一方に決定する。例えば、通常動作時に充電がメインであれば、通常時には充電側の出力インピーダンスを下げることが必要であるから、差動段の出力が出力段のPchトランジスタMPのゲートを駆動するタイプの充電型低速アンプ12Pとなる。同様に、放電がメインであれば、出力段のNchトランジスタMNを駆動する放電型低速アンプ12Nとなる。

[0053]

放電型低速アンプ12N及び充電型低速アンプ12Pアンプは、出力電圧VOUTが安定した時に発振しないように、位相補償コンデンサCcが付設されているので、周波数帯域が1~2桁程度低減している。この周波数帯域は当該アンプの応答速度と等価であり、その応答速度は位相補償コンデンサCcとバイアス電流との比にも比例する。したがって、位相補償コンデンサCcを付けているこれらのアンプの応答速度は、位相補償コンデンサCcを付けないときよりも応答速度が1~2桁遅くなっている。

[0054]

放電型低速アンプ12Nにするか又は充電型低速アンプ12Pにするかは、実際の液晶駆動回路では出力端子(SEG, COM)の出力レベルと極性との関係の表(図16)に基づき一義的に決定される。例えば、あるフレームで考えると、出力は選択か非選択かで二値(VLCn, VLCm)をとり得る。この場合、VLCmについて考えると、負荷が接続されるのはVLCn \rightarrow VLCmの時であ

る。したがって、VLCnがVLCmより高いか低いかにより、VLCmを出力するレベルは放電能力又は充電能力が必要となる。フレーム反転も含めるといずれの状態も取り得る場合があるが、フレーム反転自体は1フレームの間に1回しか変化しないため、そのようなフレーム切替時を考慮しなくても良い。

[0055]

放電型高速アンプ14n及び充電型高速アンプ14pは、位相補償コンデンサ Ccを無くしたり、バイアス電流を増やしたりすることで、放電型低速アンプ12N及び充電型低速アンプ12Pよりも高速動作を可能にしたシングルエンド型アンプである。ここでいう高速アンプは、低速アンプの1/10以下の時定数すなわち10倍以上の応答速度を有する。なお、本実施形態では、位相補償コンデンサCcをを削除したが、アンプ差動段のバイアス電流を10倍以上流すことにより1/10の応答速度を実現することもできる。

[0056]

放電型低速アンプ12N及び充電型低速アンプ12Pの出力側に設けられた抵抗器16は貫通電流抑制用である。放電型低速アンプ12N及び充電型低速アンプ12Pは、入力電圧VINに対しては応答が低速であるが、出力電圧VOUTが外的要因(例えばノイズ、負荷、高速アンプ駆動等。)により変動した場合、位相補償コンデンサCcを介して無駄な充放電をすることがある。抵抗器16は、それを防ぐためのものであり、抵抗値としては数10 Ω ~数100 Ω 程度に設定することにより、放電型高速アンプ14 Ω 0 Ω 0 公平数100 Ω 2 を制限している。

[0057]

図8 [1] は、電源回路30を用いた液晶表示装置の等価回路である。図8 [2] は、放電型低速アンプ12Nの内部構成を示す回路図である。図9 [1] ~図9 [3] はそれぞれ電源回路30の出力電圧を示す波形図である。以下、これらの図面に基づき、電源回路30の動作を説明する。なお、電源回路40は、電源回路30と比べて電圧の極性が反対になるだけであるので、その説明を省略する。

[0058]

図8 [1]に示す電圧VOUT 2, VL, VHの各レベルは、電源回路30以外のレベルアンプから出力されたものであるが、単純化して固定電圧として説明する。スイッチSW1が切替わる毎に、電源回路30の出力端子(出力電圧VOUT)がパネル負荷(コンデンサ)CLに接続される。また、スイッチSW2が交互に切替わる場合も、パネル負荷CLの一端が電圧VL, VHのどちらかに切替わって接続されるので、電源回路30の出力端子からパネル負荷CLに対して、レベル維持のために充放電が必要になる。この場合、特に着目しなければならないのは、容量的負荷を駆動するため、従来のDC的な特性だけでなく、時間的(AC的)な特性に着目する必要があることである。

[0059]

図9 [2] に示すように、出力電圧VOUTが所定の値から大幅にずれた場合、オフセット電圧Voff+,Voff-をもって対称に配置された放電型高速アンプ14n及び充電型高速アンプ14pにより駆動されるため、第一及び第二実施形態と異なり出力電圧VOUTの波形はほぼ対称になる。また、図9 [3]に示すように、放電型高速アンプ14n及び充電型高速アンプ14pの働きにより、液晶表示に影響しない時間で出力電圧VOUTの変動をオフセット電圧Voff-,Voff+内に抑える。そのため、放電型低速アンプ12Nを使っても、レベル変動が液晶に与える影響は少ない。

[0060]

図9で説明すると、放電型低速アンプ12Nは時間 t 0から時間 t 2までの応答速度が必要であるが、それより10倍以上高速動作する放電高速アンプ14nによって時間 t 1頃には主なレベル駆動は完了している。そのため、放電型低速アンプ12Nが完全に動作する時間 t 2頃には、出力電圧VOUTの変動分がオフセット電圧Voff+程度になるので、放電型低速アンプ12Nの差動電圧も低く抑えられる。したがって、放電型低速アンプ12Nが無駄な充放電をすることは無くなる。

[0061]

図10は電源回路30の動作を示す説明図、図11は電源回路30の動作を示すグラフである。以下、図8乃至図11に基づき、電源回路30の動作を更に詳

しく説明する。

[0062]

図10は、電源回路30を構成する各アンプ動作を時間的に見たものである。電源回路30の動作は、第一及び第二実施形態と異なり三つの状態を取り得る。すなわち、出力切替時から充電型高速アンプ14p又は放電型高速アンプ14nが応答している時間(t0~t1)、充電型高速アンプ14p又は放電型高速アンプ14nは動作しているが、放電型低速アンプ12Nが応答できない時間(t1~t2)、放電型低速アンプ12Nが応答し始める時間以降(t2~)の三つの時間帯における動作である。

[0063]

図10から明らかなように、切替時(t0~t1)に出力電圧VOUTがオフセット電圧Voff+,Voff-を越えて変動した場合、放電型高速アンプ14n及び充電型高速アンプ14pはレベル変動の方向に応じていずれか片方が駆動する。このとき、放電型低速アンプ12Nは、応答できないので通常の動作状態(わずかなバイアス電流のみ出力している状態)である。続いて、放電型高速アンプ14n又は充電型高速アンプ14pの働きによって、出力電圧VOUTの変動が、オフセット電圧Voff+,Voff-内に収まり始める。

[0064]

しかし、放電型低速アンプ12Nの応答時間よりも短い場合(t1~t2)、放電型低速アンプ12Nはまだ応答時間になっていない通常の状態である。そして、充電型高速アンプ14pは、出力電圧VOUT(=反転入力端子IN-の入力電圧)の変動分がオフセット電圧Voffー以上になると、出力電圧VOUTが非反転入力端子IN+の入力電圧VINよりも高くなるため、出力用の各トランジスタが(バイアス用トランジスタを除き)OFFする方向に動く。一方、放電型高速アンプ14nも、出力電圧VOUTの変動分がオフセット電圧Voff+以下になると、出力電圧VOUTが非反転入力端子IN+の入力電圧VINよりも低くなるため、出力用の各トランジスタがOFFする方向に動く。したがって、放電型低速アンプ12N、充電型高速アンプ14p及び放電型高速アンプ14nの全てのが(バイアス用トランジスタを除いて)ONしていない状態になる

ので、貫通電流は流れない。

[0065]

最後に、時間 t 2~の頃になると、放電型低速アンプ12Nが動作して出力電 EVOUTのレベルを入力電EVINと同じにするので安定状態になる。このとき、放電型低速アンプ12Nは、常に入力電EVINと同じになるように出力電 EVOUTを制御する。そのため、充電型高速アンプ14p及び放電型高速アンプ14nの出力段は、時間 t 1以降と同様にOFFした状態で安定する。

[0066]

以上の動作による出力波形は、図9に示す。図9 [3] から明らかなように、第一及び第二実施形態における波形よりも、出力電圧の波形歪みが低減されている。また、上記説明と図10とから明らかなように、貫通電流は流れにくくなっている。

[0067]

また、図11 [2], [3] は電源回路30を構成する三つのアンプそれぞれのDC的な特性(入力差電圧と電流駆動能力との関係)である。図11 [1] は、電源回路30におけるDC特性である。図11から明らかなように、入力電圧=出力電圧の時には、DC的には貫通電流が流れない特性になっている。

[0068]

図12[1]は本発明に係る電源回路の第五実施形態を示す等価回路図であり、図12[2]は図12[1]における放電型低速兼高速アンプの内部構成を示す回路図である。図13は、図12[2]における制御信号を示す波形図である。以下、これらの図面に基づき説明する。ただし、図1乃至図3と同じ部分は同じ符号を付すことにより説明を省略する。

[0069]

本実施形態の電源回路 5 0 は、二つともボルテージフォロワとして動作する放電型低速兼高速アンプ 5 2 P p 及び充電型高速アンプ 1 4 p を備え、放電型低速兼高速アンプ 5 2 P p 及び充電型高速アンプ 1 4 p の入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速兼高速アンプ 5 2 P p の入力端子と充電型高速アンプ 1 4 p の入力端子との間には、放電型低速兼高

速アンプ52Ppの入力端子よりも充電型高速アンプ14pの入力端子の方が低電位になるオフセット電圧Voffーが印加されている。これに加え、放電型低速兼高速アンプには、切替手段としてのスイッチ11,12及びトランジスタMnが設けられている。この切替手段は、放電型低速アンプ12Nとしての動作と放電型高速アンプ14nとしての動作とのどちらか一方に、外部信号としての制御信号CTR,CTRBに応じて切り替える。

[0070]

負荷変動によって出力電圧VOUTが一定以上高くなると、放電型低速兼高速アンプ52Ppが放電型高速アンプ14nとして動作して出力電圧VOUTを高速で下げる。このとき、充電型高速アンプ14pは充電型ゆえに動作しない。一方、負荷変動によって出力電圧VOUTが一定以上低くなると、充電型高速アンプ14pが動作して出力電圧VOUTを高速で上げる。このとき、放電型低速兼高速アンプ52Ppは放電型ゆえに動作しない。放電型低速兼高速アンプ52Ppは、一定範囲内の出力電圧VOUTの変動に対して放電型低速アンプ12Nとして動作する。また、放電型低速兼高速アンプ52Ppと充電型高速アンプ14pとは、入力電圧にオフセット電圧Voff一分だけの差があるので、同時に動作することによる貫通電流の発生が抑えられる。本実施形態では、発振しやすい充電型高速アンプ14pが発振しにくい放電型低速兼高速アンプ52Pに並列接続されているので、電源回路50としては発振しにくいものとなる。したがって、発振を抑えつつ更に高速応答化が図れる。しかも、放電型低速兼高速アンプ52Ppは、一つでありながら放電型低速アンプ12Nにも放電型高速アンプ14nにも動作するので、小型化にも寄与できる。

[0071]

更に詳しく説明する。第三び第四実施形態ではアンプを三個使うため、メインの放電型低速アンプ12N又は充電型低速アンプ12Pの出力段を削減してもレイアウト面積が余り改善しない場合がある。そこで、本実施形態のように、メインのシングルエンド型のアンプに対して、位相補償コンデンサCcとオフセット電圧Voff+とを同時に外部から切り替えるスイッチSW11,SW12を追加する。そして、図13に示す制御信号にてこれらのON/OFFを制御するこ

とにより、当該アンプが低速-高速の二種類の特性を持つことが可能になる。すなわち、図14[1]における放電型低速アンプ12N及び放電型高速アンプ14nを、図14[2]の回路に置き換えることが可能になる。

[0072]

図13がこれら回路の制御信号であり、レベル切替信号は、パネル負荷CLと電源回路50との接続切替信号であり、図8におけるスイッチSW1,SW2のON-OFF信号に対応する。この時の放電型低速兼高速アンプ52Ppの特性を切り替える制御信号CTRは、出力切替時のみSW11=ON、SW12=OFF、それ以外ではSW11=OFF、SW12=ONとするように設計されている。また、切替時のみ制御するように、すなわちT1=t1-t0(高速アンプの時定数程度)の間だけ動作するように、タイミングを作れば良い。

[0073]

これにより同じ能力を持つアンプ同士は、わずかなスイッチの追加と制御信号の追加とにより、見かけ上レイアウトを共用したことになる。したがって、液晶表示に最適なプッシュプルアンプでありながら、レイアウト面積を低減することが可能となっている。なお、図7 [2] に示す電源回路40における充電型低速アンプ12P及び充電型高速アンプ14pを、本実施形態に準じて充電型低速兼高速アンプとした場合も、本実施形態と同等の作用及び効果を奏する。

[0074]

図14 [1] は本発明に係る電源回路の第六実施形態を示す回路図であり、図14 [2] は図14 [1] における制御信号を示す波形図である。以下、これらの図面に基づき説明する。ただし、図1乃至図3と同じ部分は同じ符号を付すことにより説明を省略する。

[0075]

本実施形態の電源回路 6 0 は、放電型低速アンプ1 2 N、充電型高速アンプ1 4 p 及び放電型高速アンプ1 4 n と出力端子同士の接続点との間に、スイッチ手段としてのスイッチ S W 2 1, S 2 2, S 2 3 が設けられたものである。このスイッチ手段は、それぞれ外部信号としての制御信号 C T R L 1, C T R L 2 に応じて、接点が開閉する。電源回路 6 0 によれば、各アンプが積極的に動作してい

ないときに流れるバイアス電流等を遮断できるので、消費電力を低減できる。

[0076]

更に詳しく説明する。図10で示したように、実際に動作したアンプに着目すると、放電型高速アンプ14n及び充電型高速アンプ14pのみ駆動→全て駆動〇FF→放電型低速アンプ12Nのみ駆動、となる。つまり、出力動作〇FF又は応答できない状態であるアンプの出力段などに、バイアス電流を流すのは無駄であることが解る。そこで、三個のスイッチSW21~SW23と、二つの制御信号CTRL1、CTRL2(図13と同様)とを追加することにより、より低消費電力なプッシュプルアンプ構成を実現する。なお、図7[2]に示す電源回路40に、本実施形態に準じてスイッチ手段を設けた場合も、本実施形態と同等の作用及び効果を奏する。

[0077]

なお、本発明は、言うまでもなく、上記実施形態に限定されるものではない。 例えば、本発明に係る電源回路は、液晶表示装置の駆動用に限らず、例えばEL 表示装置などの駆動用としても適用できる。

[0078]

【発明の効果】

請求項1記載の電源回路によれば、放電型低速アンプ及び充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子との間には、放電型低速アンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が低くなると充電型高速アンプが動作して出力電圧を高速で上げるので、負荷変動に対する応答性を改善できる。また、放電型低速アンプと充電型高速アンプとには、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ高速応答化が図れる。

[0079]

請求項2記載の電源回路によれば、充電型低速アンプ及び放電型高速アンプの

入力端子同士及び出力端子同士がそれぞれ接続され、充電型低速アンプの入力端子より 子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子より も放電型高速アンプの入力端子の方が高電位になるオフセット電圧が印加されて いることにより、負荷変動によって出力電圧が高くなると放電型高速アンプが動 作して出力電圧を高速で下げるので、負荷変動に対する応答性を改善できる。ま た、充電型低速アンプと放電型高速アンプとには、入力電圧にオフセット電圧分 だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。 更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されている ので、発振を抑制できる。したがって、発振を抑えつつ高速応答化が図れる。

[0080]

請求項3記載の電源回路によれば、放電型低速アンプ、充電型高速アンプ及び 放電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、放電型 低速アンプの入力端子と充電型高速アンプの入力端子との間には、放電型低速ア ンプの入力端子よりも充電型高速アンプの入力端子の方が低電位になるオフセッ ト電圧が印加され、放電型低速アンプの入力端子と放電型高速アンプの入力端子 との間には、放電型低速アンプの入力端子よりも放電型高速アンプの入力端子の 方が高電位になるオフセット電圧が印加されていることにより、負荷変動によっ て出力電圧が一定以上変動すると、充電型高速アンプ又は放電型高速アンプが動 作して出力電圧を高速で制御するので、負荷変動に対する応答性を更に改善でき る。また、放電型低速アンプ及び放電型高速アンプと充電型高速アンプとは、入 力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通 電流の発生を抑制できる。しかも、放電型低速アンプと放電型高速アンプとにも 、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる 消費電力の増加を抑制できる。更に、発振しやすい高速アンプが発振しにくい低 速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑 えつつ更に高速応答化が図れる。

[0081]

請求項4記載の電源回路によれば、充電型低速アンプ、放電型高速アンプ及び 充電型高速アンプの入力端子同士及び出力端子同士がそれぞれ接続され、充電型 低速アンプの入力端子と放電型高速アンプの入力端子との間には、充電型低速アンプの入力端子よりも放電型高速アンプの入力端子と充電型高速アンプの入力端子と充電型高速アンプの入力端子との間には、充電型低速アンプの入力端子と充電型高速アンプの入力端子の方が低電位になるオフセット電圧が印加されていることにより、負荷変動によって出力電圧が一定以上変動すると、充電型高速アンプ又は放電型高速アンプが動作して出力電圧を高速で制御するので、負荷変動に対する応答性を更に改善できる。また、充電型低速アンプ及び充電型高速アンプと放電型高速アンプとは、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる貫通電流の発生を抑制できる。しかも、充電型低速アンプと充電型高速アンプとにも、入力電圧にオフセット電圧分だけの差があるので、同時に動作することによる消費電力の増加を抑制できる。更に、発振しやすい高速アンプが発振しにくい低速アンプに並列接続されているので、発振を抑制できる。したがって、発振を抑えつつ更に高速応答化が図れる。

[0082]

• , • • ,

請求項9又は10記載の電源回路によれば、出力端子同士の接続点と低速アンプとの間に貫通電流抑制用の抵抗器が接続されているので、前述の効果に加え、オフセット電圧の変動やアンプ特性の変動に起因する貫通電流の発生を抑制できる。

[0083]

請求項11記載の電源回路によれば、放電型低速アンプ又は放電型高速アンプ のどちらか一方に外部信号によって切り替えられる放電型低速兼高速アンプを備 えたことにより、一つアンプでありながら放電型低速アンプにも放電型高速アン プにも動作するので、前述の効果に加え、小型化にも寄与できる。

[0084]

請求項12記載の電源回路によれば、充電型低速アンプ又は充電型高速アンプのどちらか一方に外部信号によって切り替えられる充電型低速兼高速アンプを備えたことにより、一つアンプでありながら充電型低速アンプにも充電型高速アンプにも動作するので、前述の効果に加え、小型化にも寄与できる。

[0085]

請求項13記載の電源回路によれば、放電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたことにより、各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、前述の効果に加え、消費電力を低減できる。

[0086]

請求項14記載の電源回路によれば、充電型低速アンプ、充電型高速アンプ及び放電型高速アンプと出力端子同士の接続点との間に、それぞれ外部信号に応じて接点が開閉するスイッチ手段が設けられたことにより、各アンプが積極的に動作していないときに流れるバイアス電流等を遮断できるので、前述の効果に加え、消費電力を低減できる。

[0087]

換言すると、本発明に係る電源回路によれば、オフセット電圧を持たせた二つの高速アンプと一つの低速アンプとで一つの出力電圧を生成することにより、出力負荷を切り替えたことによる又は接続された容量負荷のもう一端のレベルが変化したことによる出力電圧の変動に対して、変化方向に応じて高速アンプが応答することにより、所定のレベルから設定したオフセット電圧以内に瞬時にレベルを駆動できる。また、オフセット電圧以内では、二個の高速アンプが出力をOFFし、最終的には低速アンプが応答又は動作することにより、所定の電圧への復帰時における貫通電流を発生することもなく、波形歪みがもっとも少ない駆動を実現することが可能である。また、この場合、低速アンプはオフセット電圧以内の電圧を駆動する能力を持てば良いので、出力トランジスタのサイズの最適化が可能となる。

【図面の簡単な説明】

【図1】

図1 [1] は本発明に係る電源回路の第一実施形態を示す回路図であり、図1 [2] は本発明に係る電源回路の第二実施形態を示す回路図である。

【図2】

図1における低速アンプの内部構成を示す回路図であり、図2 [1] は放電型 低速アンプ、図2 [2] は充電型低速アンプである。

【図3】

図1における高速アンプの内部構成を示す回路図であり、図3 [1] は放電型 高速アンプ、図3 [2] は充電型高速アンプである。

【図4】

図4 [1] は、図1 [1] の電源回路を用いた液晶表示装置の等価回路図である。図4 [2] は、放電型低速アンプの内部構成を示す回路図である。

【図5】

図5 [1] ~図5 [5] は、それぞれ図1 [1] の電源回路の出力電圧を示す 波形図である。

【図6】

図 6 [1] 及び図 6 [2] は、それぞれ図 1 [1] の電源回路のD C 特性を示すグラフである。

【図7】

図7 [1] は本発明に係る電源回路の第三実施形態を示す回路図であり、図7 [2] は本発明に係る電源回路の第四実施形態を示す回路図である。

【図8】

図8 [1] は、図7 [1] の電源回路を用いた液晶表示装置の等価回路である。図8 [2] は、図8 [1] における放電型低速アンプの内部構成を示す回路図である。

【図9】

図9 [1] ~ 図9 [3] は、それぞれ図7 [1] の電源回路の出力電圧を示す 波形図である。

【図10】

は図7[1]の電源回路の動作を示す説明図である。

【図11】

図11[1]~図11[3]は、それぞれ図7[1]の電源回路の動作を示す グラフである。 【図12】

図12[1]は本発明に係る電源回路の第五実施形態を示す等価回路図であり、図12[2]は図12[1]における放電型低速兼高速アンプの内部構成を示す回路図である。

【図13】

図12[2]における制御信号を示す波形図である。

【図14】

図14 [1] は本発明に係る電源回路の第六実施形態を示す回路図であり、図14 [2] は図14 [1] における制御信号を示す波形図である。

【図15】

液晶表示装置の概略を示すブロック図である。

【図16】

図15の液晶パネルに対する印加電圧を示す図表である。

【図17】

従来の液晶駆動用電源回路を示すブロック図である。

【図18】

図17の液晶駆動用電源回路に含まれる充電型アンプと放電型アンプとの内部構成を示す回路図である。

【符号の説明】

- 10, 20, 30, 40, 50, 60 電源回路
- 12N 放電型低速アンプ
- 12P 充電型低速アンプ
- 14n 放電型高速アンプ
- 14p 充電型高速アンプ
- 16 抵抗器
- 52 P p 放電型低速兼高速アンプ
- Cc 位相補償コンデンサ
- Voff-, Voff+ オフセット電圧


VOUT 出力電圧

VIN 入力電圧


【書類名】

図面


【図1】




(2)





【図2】






【図3】






【図4】


(1)



(2)




【図5】




【図6】


(1)




[2]




【図7】







【図8】




(2)



【図9】




【図10】




【図11】

〔1〕 充電型高速アンプ+放電型低速アンプ+放電型高速アンプ




充電型高速アンプ+放電型低速アンプ+放電型高速アンプ


〔2〕放電型低速アンプ、放電型高速アンプ



〔3〕充電型高速アンプ




【図12】




【図13】

T 1(≒放電型低速アンプ12Nの応答時間)




【図14】

(1)




(2)



(但し、T2>T1>放電型高速アンプ14n及び充電型高速アンプ14pの応答時間)

CTRL1(2)=Hにて SW ON & アンプON


【図15】




【図16】

	Τ	T		T
フレーム毎のレベル出力	FRAM-	SEG	VLCD	VLC2
		COM	VSS	VLC1
	FRAM+	SEG	NSS	VLC3
		COM	VLCD	VLC4
	電圧極性		選択	非選択

【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 負荷変動に対する応答性を改善する。

【解決手段】 電源回路10は、二つともボルテージフォロワとして動作する放電型低速アンプ12N及び充電型高速アンプ14pを備え、放電型低速アンプ12N及び充電型高速アンプ14pの入力端子同士及び出力端子同士がそれぞれ接続されたものである。そして、放電型低速アンプ12Nの入力端子と充電型高速アンプ14pの入力端子との間には、放電型低速アンプ12Nの入力端子よりも充電型高速アンプ14pの入力端子の方が低電位になるオフセット電圧Voffーが印加されている。負荷変動によって出力電圧VOUTが低くなると、充電型高速アンプ14pが動作して出力電圧を高速で上げるので、高速応答化が図れる

【選択図】 図1

【書類名】 出願人名義変更届(一般承継)

【整理番号】 73410007

【提出日】 平成15年 1月23日

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-204130

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100079164

【弁理士】

【氏名又は名称】 高橋 勇

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届(一般承継)に添付のものを援用

する。

【物件名】 承継人であることを証明する承継証明書 1

【援用の表示】 平成15年1月23日提出の平成10年特許願第244

059号の出願人名義変更届(一般承継)に添付のもの

を援用する。

【包括委任状番号】 0216934

【プルーフの要否】 要

出願人履歷情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歷情報

識別番号

[302062931]

1. 変更年月日 2002年11月 1日

[変更理由] 新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名 NECエレクトロニクス株式会社